DRAM下行周期如何应对与技术创新探索

接下来，我将会为大家提供一些有关逾40家vc/pe入局，澜起科技(688008.SH）哪里不简单？的知识和见解，希望我的回答能够让大家对此有更深入的了解。下面，我们开始探讨一下逾40家vc/pe入局，澜起科技(688008.SH）哪里不简单？的话题。

文章目录列表:

逾40家vc/pe入局，澜起科技(688008.SH）哪里不简单？

科创板被誉为"中国版纳斯达克"，自获批以来即被火速推进。6月27日共有10家公司科创板IPO申请获受理，单日受理企业数量新高。目前，过会企业增至27家；受理企业达141家。这速度，跟点了火的窜天猴一样，噌噌噌的往上升。不仅投资者们跃跃欲试，创投机构也热血沸腾。这不，科创猫君了解到一家逾40家VC/PE入局，以9.08亿美元的金额高居美元融资榜首的芯片"独角兽"--澜起 科技 。

高额融资的背后反映出创投机构对芯片"独角兽"的热 捧。公开资料显示，澜起 科技 是一家从事研发并量产服务器内存接口芯片的企业。能让创投机构青睐有加，这个"独角兽"有什么过人之处呢？

1

DRAM市场规模总体向上

首先，先在这里做一个简单的科普，内存接口芯片和DRAM是什么？

我们知道服务器有两大核心部件：CPU和DRAM内存。所谓的内存接口芯片就是服务器CPU存取内存数据的连接通路，主要应用于服务器内存条，用来提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组的大容量需求。

在公司2018年的营业收入中，内存接口芯片贡献了99.49%的营业收入。内存接口芯片直接面向DRAM存储器市场，要说公司业绩取决于DRAM市场行情也不为过。

DRAM是什么？DRAM属于易失性存储芯片，断电之后数据就会消失，我们最常说的系统内存就是DRAM。

根据技术规格的不同，DRAM可分为DDR系列、GPDDR系列、LPDDR系列等类别。简单点说，DDR/DDR3/DDR4/DDR5就是内存颗粒，而内存条就是把多颗颗粒一起嵌入板中而成，用于电脑等。目前，DDR和DDR2已经基本退出市场，而以DDR3、DDR4以及LPDDR系列为主，预计DDR5在2019年底实现量产。

2018年，DRAM的制程工艺处于1X/1Ynm阶段，预计1Znm以下制程要在2021年才大规模进入市场。1Xnm处于16-19nm之间，1Ynm处于14-16nm之间，1Znm处于12-14nm之间。数值越小说明相同芯片上可以放下的电子元件更多，能让晶体管运行速度变小，能耗变小的同时，降低单个芯片的制造成本。

DRAM的市场基本被三大寡头垄断，2019财年1季度，三星，海力士，美光 科技 这三大巨头市占率分别为42.7%、29.9%、23%。

近几年，云服务、数据中心一路发展壮大，推动DRAM的需求急剧上升。一时间供不应求，导致产品价格大幅上涨。随后全球厂商们纷纷加大产量，2018年三星扩产8%，海力士无锡厂也小幅扩产，快速填补2017年残存的需求缺口，结果就是DRAM价格应声而落。2019财年以来，DRAM二季度的价格比一季度下降了30%。预计2020年左右前期库存和轻微的供大于求会一并消化完毕，重新达到平衡。2020年以后，5G和AI热潮到来，拉动半导体需求，叠加下一代制程的DRAM（1Znm）也将开始普及，整个DRAM市场供需关系会更加复杂，但规模总体向上的趋势是确定的。

2

净利润爆发式增长，2018年毛利率高增

澜起 科技 的主营业务是为云计算和人工智能领域提供以芯片为基础的解决方案。2017年及以前，公司以内存接口芯片和消费电子芯片为主。2017年剥离消费电子芯片业务后，公司主要产品包括内存接口芯片、津逮服务器CPU以及混合安全内存模组。

公司采用无晶圆厂的集成电路设计企业模式，只需负责芯片的电路设计与销售，生产、测试、封装等环节则外包。市场上，海思、高通、联发科、博通均采用该模式。在这种模式下，公司无需花费成本建立晶圆生产线，企业运行费用较低，能充分发挥技术优势，快速开发出相关产品。

公司营收保持稳健高速成长，净利润呈现爆发式增长。 2016-2018年，公司实现营业总收入8.45、12.28、17.58亿元，CAGR达44.23%。实现归母净利润0.93、3.47、7.37亿元，同比增速237.98%、273.81%、112.41%。

公司经营业绩高速成长主要得益于三个因素，一是全球数据中心服务器内存市场需求的持续增长，二是因为公司发明的DDR4全缓冲"1+9"架构被JEDEC（全球微电子产业的领导标准机构）采纳为国际标准，公司凭借在DDR4内存接口芯片的技术先进性、可靠性和良好口碑，市场份额持续提升，三是剥离消费电子芯片业务后，公司更专注于内存接口芯片领域的深耕。可以看到，公司内存接口芯片实现了销售额的快速提升，2016-2018年CAGR高达77.04%，有力地推动了公司营业收入的大幅增长。

2016-2018年，公司实现毛利率51.2%、53.49%、70.54%。2018年毛利率大幅提升是剥离消费电子业务所致。高毛利率也反应公司内存接口芯片具有极强的竞争优势和盈利能力。

3

机遇与风险

澜起 科技 面临的机遇大概有以下几点，一是大环境下旺盛的市场需求，二是公司市占率高，三是公司技术壁垒高企，护城河渐深。

在 政策大力支持，全球集成电路产业重心转移至中国，下游云计算、大数据、物联网等产业逐步成熟的背景下，行业具有爆发增长的趋势，前景广阔。

目前，行业已经进入三足鼎立的状态，三巨头分别是澜起 科技 、IDT和Rambus。公司和IDT在内存接口芯片领域市占率较为接近，Rambus占比则相对较小。马太效应告诉我们，强者会愈强，而弱者只会愈弱。 商场如战场，在一个行业里面，独占鳌头的永远只有那两三个公司。 澜起 科技 已经位列全球前三，在可预见的未来，会有较高的投资回报。

2016年至2018年内存接口芯片市场规模情况（单位：亿美元）

对于芯片设计企业来讲，人才和技术研发就是生命线。澜起 科技 的核心技术均系自主研发结果，公司每年的研发支出占营收比例均在15%以上。截至2019年4月1日，公司已获授权的国内外 达90项，获集成电路布图设计 39项。公司整体员工中70%以上为研发类工程师，且研发人员中50%以上拥有硕士及以上学位，为公司持续的产品创新提供了重要的人才基础。

澜起 科技 面临的挑战大概有以下三点，一是客户集中度较高，二是下游客户出货量下滑将导致公司经营业绩波动，三是中美贸易摩擦风险。

受下游DRAM市场三星电子、海力士、美光 科技 市占率合计超90%的影响，公司客户集中度较高。 2016-2018年，公司对前五大客户的销售占比分别为70.18%、83.69%和90.10%。根据公司披露，公司主要客户是三星、海力士、海昌电子，如果公司产品开发策略不符合市场变化或不符合客户需求，则公司将存在不能持续、稳定地开拓新客户和维系老客户新增业务的可能，从而面临业绩下滑的风险。

根据下游客户（DRAM生产商）公开披露的资料及行业研究报告分析，DRAM市场规模预计在2019年将出现一定程度的下滑，其主要原因是受行业周期性波动和供求关系的影响，DRAM产品的平均销售价格处于下行周期。同时，受行业景气度影响，公司下游客户的总体出货量存在下滑的风险。如果DRAM行业景气度进一步下滑或回升不及预期，将有可能导致内存接口芯片市场规模同步出现下滑或增速放缓，可能对公司未来业绩造成一定不利影响。

公司的主要晶圆代工厂为富士通和台积电，主要封测厂为星科金朋和矽品 科技 ，相关供应商在中国大陆外均有相关产能。经过多年的发展，公司的销售区域覆盖中国大陆、亚洲、欧洲、美洲等地。2018年来自境外、国内、其他（地区)的营收分别为11.07亿元、5.68亿元、0.83亿元。其中，来自美国地区的营收占总收入比为4.53%、6.58%、3.22%。

美国于2018年3月22日公布计划对中国600亿美元的商品加征关税，其后中国也采取相应反制措施，近一年来中美双方就经贸问题进行了多轮磋商。截至2019年6月29日，中美双方元首会晤，美方表示将不再对中国出口产品加征关税。但具体贸易协议仍未未达成。鉴于集成电路产业是典型的全球化分工合作行业，如果中美贸易摩擦进一步升级，有可能造成产业链上下游交易成本增加，下游需求受限，上游供给不畅，从而有可能给公司的经营带来不利影响。

4

澜起 科技 市值大概有多少

澜起 科技 充分享受了2017-2018年两年下游DRAM行业高速增长的红利，现在摆在公司面前的是下游景气度下滑、产品价格下降将带来公司内存接口芯片需求的下降。

是争取做到成本 ，还是寻找新的增长点呢？目前来看，津逮服务器占收入比仍然只有0.5%左右，人工智能芯片研发项目才刚刚起步。看来，摆脱产品结构单一，寻找新的增长点，澜起 科技 还有很长一段路要走。

话说，如果每台电脑都像苹果公司新推出的Mac Pro那样配12个DDR4 DIMM插槽。对，没错，就是那个被调侃的刨丝器！1配12！下游DRAM市场需求妥妥的暴增，将会带动澜起 科技 的业绩爆发，但前提是"刨丝器" 。"刨丝器"能引起 潮吗？科创猫君觉得，理想很远大，现实有点骨感23333。

目前在全球范围内从事研发并量产服务器内存接口芯片的主要包括3家公司，分别为澜起 科技 、IDT和Rambus。IDT是一家为通信、计算机和消费类行业提供组合信号半导体解决方案的公司，曾是美国上市公司，2019年1季度被瑞萨电子收购。Rambus是一家在美国上市的技术解决方案研发公司，同时提供安全研发、高级LED照明设备和显示器以及拟真移动媒体领域的产品与服务。总体上看，澜起 科技 和IDT在内存接口芯片市场占有率较为接近，Rambus占比则相对较小。

国内公司中暂无与澜起 科技 在业务模式、产品种类上均完全可比的竞争对手。考虑到科创板的特点及Rambus内存接口芯片业务占比较低等因素，选取A股IC设计公司全志 科技 、东软载波、纳思达、汇顶 科技 、欧比特、圣邦股份、中颖电子、和紫光国微作为可比公司对其进行估值。目前，可比A股上市公司股价对应2019年PE平均为40.35倍。

预计澜起 科技 2019-2021年营业收入为20.81、24.72、29.34亿元，净利润8.75、10.15、11.74亿元。

采用相对估值法，以国内行业平均PE（2019E）40.35计，澜起 科技 市值353亿元，除以总股本11.3亿股，得到澜起 科技 的合理估值为31.24元/股。

若剔除国内行业企业PE（2019E）最高值紫光国微PE（2019E）65.6、圣邦股份PE（2019E）65.6、最低值纳思达PE（2019E）19.3、则行业平均PE（2019E）34.46。以行业平均PE（2019E）34.46计，澜起 科技 市值301亿元，除以总股本11.3亿股，得到澜起 科技 的合理估值为26.64元/股。

据以上，预计澜起 科技 的询价区间为26.64-31.24元/股。

目前CPU都采用针脚式接口与主板相连，而不同的接口的CPU在针脚数上各不相同。CPU接口类型的命名，习惯用针脚数来表示，比如目前Pentium 4系列处理器所采用的Socket 478接口，其针脚数就为478针；而Athlon XP系列处理器所采用的Socket 939接口，其针脚数就为939针。

原则上CPU性能的好坏和针脚数的多少是没有关系的，而且CPU上的针脚也并不是每个针脚都是起作用的，也就是说其实CPU上还有些针脚是没有任何作用的“摆设”，是闲置起的。这是因为CPU厂商在设计CPU时，必然会考虑到今后一段时间内的功能扩展和性能提高，而会预留一些暂时不起作用的针脚以便今后改进。不过随着CPU技术的发展，需要越来越多的CPU针脚以实现更丰富的功能以及更高的性能，例如集成双通道内存控制器所需要的针脚数量就要比只集成单通道内存控制器所需要的针脚数要多得多，因此总的来说CPU针脚数有越来越多的趋势，基本上可以认为针脚多的CPU其架构也越先进。但是任何事物都不是 的，例如AMD在移动 上用来取代Socket 754的Socket S1其针脚数反而从754根减少到了638根。

DDR是Double Data Rate的缩写（双倍数据速率），DDR SDRAM内存技术是从几年前主流的PC66，PC100，PC133 SDRAM技术发展而来。它在工作的时候通过时钟 率的上行和下行都可以传输数据（SDRAM只能通过下行传输），因此在 率相等的情况下拥有双倍于SDRAM的带宽。另外DDR内存的DIMM是184pins，而SDRAM则是168pins。因此，DDR内存不向后兼容SDRAM。

传统的SDR SDRAM只能在信号的上升沿进行数据传输，而DDR SDRAM却可以在信号的上升沿和下降沿都进行数据传输，所以DDR内存在每个时钟周期都可以完成两倍于SDRAM的数据传输量，这也是DDR的意义——Double Data Rate，双倍数据速率。举例来说，DDR266标准的DDR SDRAM能提供2.1GB/s的内存带宽，而传统的PC133 SDRAM却只能提供1.06GB/s的内存带宽。

一般的内存条会注明CL值，此数值越低表明内存的数据读取周期越短，性能也就越好，DDR SDRAM的CL常见值一般为2和2.5两种。

SD内存中间是两个插槽，DDR内存中间是一个插槽。

SD内存用于810，815系列主板，DDR内存用于845以上主板 。

DDR是一种继SDRAM后产生的内存技术，DDR，英文原意为“DoubleDataRate”，顾名思义，就是双数据传输模式。之所以称其为“双”，也就意味着有“单”，我们日常所使用的SDRAM都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个方波上升沿时进行一次操作(读或写)，而DDR则引用了一种新的设计，其在一个内存时钟周期中，在方波上升沿时进行一次操作，在方波的下降沿时也做一次操作，之所以在一个时钟周期中，DDR则可以完成SDRAM两个周期才能完成的任务，所以理论上同速率的DDR内存与SDR内存相比，性能要超出一倍，可以简单理解为100MHZ DDR=200MHZ SDR。

DDR内存不向后兼容SDRAM

DDR内存采用184线结构，DDR内存不向后兼容SDRAM，要求专为DDR设计的主板与系统。

DDR-II内存将是现有DDR-I内存的换代产品，它们的工作时钟预计将为400MHz或更高（包括现代在内的多家内存商表示不会推出DDR-II 400的内存产品）。从JEDEC组织者阐述的DDR-II标准来看，针对PC等市场的DDR-II内存将拥有400-、533、667MHz等不同的时钟 率。

高端的DDR-II内存将拥有800-、1000MHz两种 率。DDR-II内存将采用200-、220-、240-针脚的FBGA封装形式。最初的DDR-II内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8V，容量密度为512MB。 DDR-II将采用和DDR-I内存一样的指令，但是新技术将使DDR-II内存拥有4到8路脉冲的宽度。DDR-II将融入CAS、OCD、ODT等新性能指标和中断指令。DDR-II标准还提供了4位、8位512MB内存1KB的寻址设置，以及16位512MB内存2KB的寻址设置。

DDR-II内存标准还包括了4位预取数（pre-fetch of 4 bits）性能，DDR-I技术的预取数位只有2位。

DDR3的市场导入时间预计为2006年下半，最高数据传输速度标准较达到1600Mbps。不过，就具体的设计来看，DDR3与DDR2的基础架构并没有本质的不同。从某种角度讲，DDR3是为了解决DDR2发展所面临的限制而催生的产物。

由于DDR2的数据传输 率发展到800MHz时，其内核工作 率已经达到200MHz，因此再向上提升较为困难，这就需要采用新的技术来保证速度的可持续发展性。另一方面，也是由于速度提高的缘故，内存的地址/命令与控制总线需要有全新的拓朴结构，而且业界也要求内存要具有更低的能耗，所以，DDR3要满足的需求就是：

更高的外部数据传输率

更先进的地址/命令与控制总线的拓朴架构

在保证性能的同时将能耗进一步降低

为了满足上述要求，DDR3在DDR2的基础上采用了以下新型设计：

8bit预取设计，DDR2为4bit预取，这样DRAM内核的 率只有接口 率的1/8，DDR3-800的核心工作 率只有100MHz

采用点对点的拓朴架构，减轻地址/命令与控制总线的负担

采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。

下面我们通过DDR3与DDR2的对比，来更好的了解这一未来的DDR SDRAM家族的最新成员。

DDR3与DDR2的不同之处

1、逻辑Bank数量

DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。

2、封装（Packages）

DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。

3、突发长度（BL，Burst Length）

由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

3、寻址时序（Timing）

就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作 率而定。

4、新增功能——重置（Reset）

重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

5、新增功能——ZQ校准

ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。

6、参考电压分成两个

对于内存系统工作非常重要的参考电压信号VREF，在DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFCA，另一个是为数据总线服务的VREFDQ，它将有效的提高系统数据总线的信噪等级。

7、根据温度自动自刷新（SRT，Self-Refresh Temperature）

为了保证所保存的数据不丢失，DRAM必须定时进行刷新，DDR3也不例外。不过，为了最大的节省电力，DDR3采用了一种新型的自动自刷新设计（ASR，Automatic Self-Refresh）。当开始ASR之后，将通过一个内置于DRAM芯片的温度传感器来控制刷新的 率，因为刷新 率高的话，消电就大，温度也随之升高。而温度传感器则在保证数据不丢失的情况下，尽量减少刷新 率，降低工作温度。不过DDR3的ASR是可选设计，并不见得市场上的DDR3内存都支持这一功能，因此还有一个附加的功能就是自刷新温度范围（SRT，Self-Refresh Temperature）。通过模式寄存器，可以选择两个温度范围，一个是普通的的温度范围（例如0℃至85℃），另一个是扩展温度范围，比如最高到95℃。对于DRAM内部设定的这两种温度范围，DRAM将以恒定的 率和电流进行刷新操作。

8、局部自刷新（RASR，Partial Array Self-Refresh）

这是DDR3的一个可选项，通过这一功能，DDR3内存芯片可以只刷新部分逻辑Bank，而不是全部刷新，从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存（Mobile DRAM）的设计很相似。

9、点对点连接（P2P，Point-to-Point）

这是为了提高系统性能而进行了重要改动，也是与DDR2系统的一个关键区别。在DDR3系统中，一个内存控制器将只与一个内存通道打交道，而且这个内存通道只能一个插槽。因此内存控制器与DDR3内存模组之间是点对点（P2P，Point-to-Point）的关系（单物理Bank的模组），或者是点对双点（P22P，Point-to-two-Point）的关系（双物理Bank的模组），从而大大减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。不过目前有关DDR3内存模组的标准制定工作刚开始，引脚设计还没有最终确定。

除了以上9点之外，DDR3还在功耗管理，多用途寄存器方面有新的设计，但由于仍入于讨论阶段，且并不是太重要的功能，在此就不详细介绍了。下面我们来总结一下DDR3与DDR2之间的对比：

DDR2与DDR3规格对比，业界认为DDR3-800将被限定于高端应用市场，这有点像当今DDR2-400的待遇，预计DDR3在台式机上将以1066MHz的速度起步

从整体的规格上看，DDR3在设计思路上与DDR2的差别并不大，提高传输速率的方法仍然是提高预取位数。但是，就像DDR2和DDR的对比一样，在相同的时钟 率下，DDR2与DDR3的数据带宽是一样的，只不过DDR3的速度提升潜力更大。所以初期我们不用对DDR3抱以多大的期望，就像当初我们对待DDR2一样。当然，在能耗控制方面，DDR3显然要出色得多，因此将可能率先受到移动设备的欢迎，就像最先欢迎DDR2内存的不是台式机，而是服务器一样。在CPU外 提升最迅速的PC台式机领域，DDR3未来也将经历一个慢热的过程。

好了，今天关于“逾40家vc/pe入局，澜起科技(688008.SH）哪里不简单？”的话题就讲到这里了。希望大家能够对“逾40家vc/pe入局，澜起科技(688008.SH）哪里不简单？”有更深入的认识，并从我的回答中得到一些启示。如果您有任何问题或需要进一步的信息，请随时告诉我。